特開平9-8205

(43)公開日 平成9年(1997)1月10日

16.13.4						
(\$1) (nt. C1, * KOIL 23/50	政別記号	厅内整理督号	FI		15:5	
			HOIL 23/50	_ 3	技術表示國際	
23/12			• •	A		
	٠.		23/12	Ĺ		

李孟雄水 未請求 請求項の数7 FD (全15年)


			- 本語本 語状類の数7 FD (全15頁)
(21) 出願香号	特度平7-170490	(71)出舞人	
(22)出題日	平成7年(1995)6月14日		大日本日期民立会社
		(72) 発明者	
			東京福斯语区市谷加賀町一丁8181号 大日本印刷株式会社内
		(72) 発明者	佐々木 賢
			東京都新宿区市谷加賀町一丁目 1 号 1 号 大日本印制诗式会社内
		(74) 代理人	

(54) 〔兒明の名称〕 樹脂對止型半導体装置

(57) [契約] (修正者)

(目的) 多潟子化に対応でき、且つ、アウターリードの位置ズレや平坦性の問題にも対応できる樹脂封止型半端体装置を提供する。……

(核蚊) 一体的に運結したりの場子性133 ちのいたりの場子性133 ちのいたりの場子性133 ちのいたりの場子性135 ちのいたりのはます。 第一本のに運結したりののはます。 第一本のはは、第一本ののは、第一本ののは、第一本ののは、第一本ののは、第一本のののは、第一本のののでは、第一本のののでは、第一本のののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本ののでは、第一本のでは、第



【特許選求の範囲】

÷.

【森求項1】 2段エッチング加工によりインナーリー ドの厚さがリードフレーム素材の厚さよりも落肉に外形 加工されたリードフレームを用いた半導体装置であっ て、前記リードフレームは、リードフレーム素材よりも 薄肉のインナーリードと、 はインナーリードに一体的に 連結したリードフレーム素材と同じ厚さの外部回答と技 映するための住状の選子住とを有し、負つ、媒子柱はイ ンナーリードの外部側においてインナーリードに対して 厚み方向に風交して設けられており、菓子住の先端面に 10 半田寺からなる雑子郎を設け、雑子郎を封止用樹脂郎か ら韓出させ、韓子柱の外部側の側面を封止用樹履勗から 萬出させており、インナーリードは、新面形状が略方形 . 🥆 で第1回、第2面、第3面、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚さの他の 部分の一方の面と同一平面上にあって第2間に向き合っ ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とする樹脂 对止型半峰体装置。

ドの厚さがリードフレーム素材の厚さ上りも薄肉に外形 加工されたリードフレームを用いた半導体装置であっ て、耐記リードフレームは、リードフレーム素材よりも 再肉のインナーリードと、 はインナーリードに一体的に 連結したリードフレーム素材と同じ厚さの外部回路と接 戻すっための柱状の塔子柱とを有し、直つ、 粽子柱はイ ンナーリードの外幕側においてインナーリードに対して 厚み方向に直交して設けられており、端子柱の先端の一 部を封止用樹脂部から貸出させて嫡子部とし、嫡子柱の ナーリードは、新画形状が昭方形で第1画、第2面、第 3面、第4面の4面を有しており、かつ第1面はリード フレーム素材と同じ厚さの他の部分の一方の面と同一平 面上にあって第2面に向き合っており、第3面、第4面 はインナーリードの内側に向かって凹んだ形状に形成さ れていることを特徴とする樹脂對止型半導体装置。

(請求項3) 請求項1ないし2において、半選体案子 はインナーリード間に収まり、数半導体無子の電極部は ワイヤにてインナーリードと名気的に結構されているこ とを特徴とする樹脂封止型半導体装置。

【謀求項4】 森求項3において、リードフレームはダ イバッドを有しており、半導体素子はダイバッド上に落 載され、固定されていることを特徴とする園間封止型学

(森求項5) 「請求項3において、リードフレームはダ イパッドを持たないもので、半導体素子はインナーリー ドとともに補後固定用テーブにより固定されていること を特徴とする思想対止型半導体設置。

【建末項6】 建栽項しないし2において、半高年業子 は半導体素子の電板部側の面をインナーリードの第2面 Sa 基体素子の高氯酸化に伴い、小型浮型化かつ電極調子の

に結婚技技者材により固定されており、仮半選体業子の 電極部はワイヤによりインナーリードの海上面と電気的 に結集されていることを特徴とする樹揚封止型半導体気

"(森求項7) 超求項1ないし2において、学興体素子 はパンプによりインナーリードの第2面に固定されて電 気的にインナーリードと接続していることを特面とする 南福对止型半峰体装置。

(発明の存組な説明)

(0001]

(産業上の利用分野)本発明は、半導体装置の多電子化 に対応でき、且つ、アウターリードの位置ズレ(スキュ 一) やアウターリードの平坦性 (コブラナリティー) の 唇耳に対応できる。 リードフレームを用いた樹脂対止型 半導体装置に属する。

[0002]

【従来の技術】従来より用いられている岩畑封止型の半 道体装置(ブラスチックリードフレームパッケージ) は、一般に図15(a)に示されるような検法であり、 【就求項2】 2段エッチング加工によりインナーリー 20 半番体景子1520を搭載するダイバッド541511や 周囲の回路との電気的技統を行うためのアウターリード 郑し5 し3. アウターリード部1513に一体となった インナーリード部1512、塩インナーリード部151 2の先属部と半導体素子(520の電極バッド)521 とを考系的に後期するためのワイヤ1530、半導体素 子1520を対止して外界からの応力、 汚染から守る器 版 L 5 4 0 年からなっており、半導体表子 L 5 2 0 をり ードフレームのダイバッド1511部等に搭載した後_ に、樹稿1540により対止してパッケージとしたもの 外部側の側面を封止用樹脂部から露出させており、イン 10 で、半導体票子(5.2.0の登極パッド)5.2.1に対応で きる女のインナーリード 1.5.1.2 を必要とするものであ る。そして、このような樹龍針正型の半導体装置の組立: 無はとして用いられる(単層) リードフレームは、 一般 には図[5 (b) に示すような構造のもので、一半選体素。 〒を店載するためのダイバッドじち11と、ダイバッド 1511の周囲に設けられた半導体素子と結束するため …… …………… のインナーリード1512、 抜インナーリード1512 に差続して外部回路との結果を行うためのスクターリー (0 14. リードフレーム1510全体を支持するフレーム (枠)_配1515年を備えており、通常、コパール、4 2合金(42%ニッケルー鉄合金)、 和吊合金のような 再立位に優れた金属を用い、プレス店もしくはエッテン。 グ注により形成されていた。尚、図15(b)(ロ) は、図し5(b)(イ)に示すリードフレーム学面図の Fl-F2における新園園である。 (0003)このようなリードフレームを利用した出稿 対止型の半耳体装置(ブラスチックリードフレームバッ ケージ)においても、粒子繊維の経済短小化の特流と学

増大化が顕著で、その結果、樹脂對止型半導体装置、特 にQFP (Quad Flat Package) 及び TQFP (Thin Quad Flat Packa ge)奉では、リードの多ピン化が著しくなってきた。 上記の半導体装置に用いられるリードフレームは、数記 なものはフオトリソグラフイー技術を用いたエッチング 加工方性により作量され、微細でないものはプレスによ る加工方法による作品されるのが一般的であったが、こ のような半導体装置の多ピン化に伴い、リードフレーム においてもデインナーリード部先端の問題化が進み、当 10 う点から、単にリード部科の版序を深くしてエッチング 初は、改矩なものに対しては、プレスによる打ち抜き加 上によらず、リードフレーム部材の板厚がO、 25mm 程度のものを用い、エッチング加工で対応してきた。こ のエッチング加工方法の工程について以下、図14に基 づいて簡単に述べておく。先ず、類合会もしくは42% ニッケルー鉄合金からなる厚さり、 2.5 mm程度の再収 (リードフレーム景材1410)を十分伝浄(図14 (a)) した後、夏クロム酸カリウムを感光剤とした水 俗性力ゼインレジスト等のフオトレジスト14~しる点 海板の耐表面に均一に堕布する。 ((図14 (b)) 次いで、所定のパターンが形成されたマスクを介して高 圧水磁灯でレジスト邸を導光した後、所定の弾像板で数 感光性レジストを現像して(図 L4(c))。 レジスト ーパターン1:4.3:0 を形成し→程膜処理→洗浄処理等を必→。 要に応じて行い、塩化第二鉄水路液を主たる成分とする エッテング液にて、スプレイにて該薄板(リードフレー ム系材1410)に吹き付け所定の寸柱形状にエッチン 次いで、レジスト額を剝額処理し(図14(e))、 流 浄话、所望のリードフレームを得て、エッテング加工工 30 体装置を実装する点に、アウターリードの位置スレ (ス 程をはてする。このように、エッテング加工学によって 作品されたリードフレームは、更に、研定のエリアに登 メッキ等が高される。次いで、流冷、乾燥等の処理を経 て、インナーリード部を固定用の接着剤付きポリイミド テーブにてテーピング処理したり、必要に応じて研定の。 量タブ吊りパーを曲げ加工し、ダイパッド部をダウンセ ットする処理を行う。しかし、エッチング加工方法にお いては、エデチング液による霊色は波加工板の低一次パラ の他に返稿(面)方向にも進むため、その意思化加工に、 も現底があるのが一般的で、図14に示すように、リー (0) 厚さがリードフレーム無材の厚さよりも薄肉に外形加工 ドフレーム素材の両面からエッチングするため、ライン は、坂厚の50~100%程度と言われている。又、リ ードフレームの後工程等のアウターリードの住民を考え た場合、一般的には、その板準は約0、125mm以上 必要とされている。この為、図14に示すようなエッチ ング加工方法の場合、リードフレームの版際を0、15 $mm\sim0$ 、 1.2.5 mm程度まで薄くすることにより、ワイヤポンデイングのための必要な平坦塩70~80ヵm

1

リード胡光瀬のエッチングによる加工を追収してきた が、これが茂度とされていた。

【0004】しかしながら、近年、樹絹対止型学専体管で 置は、小バッケージでは、電極端子であるインナーリー (ドのピッチが0、1.6.5mmピッチを穏て、旣に0 -15~0.13mmピッチまでの狭ビッチ化要求がでてき た事と、エッテング加工において、リード部材の振落を 薄くした場合には、アモンブリエ段や実装工程といった。 後工程におけるアウターリードの強度確保が貸しいとい **加工を行う方法にも限界が出てきた。**

【0005】これに対応する方法として、アウターリー ドの強度を確保したまま及細化を行う方法で、インナー リード部分をハーフエッテングもしくはブレスにより薄 くしてエッチング加工を行う方法が提案されている。し かし、プレスにより薄くしてエッチング加工をおこなう 場合には、後工程においての秩度が不足する(例えば、 めっきエリアの平橋性) 「ポンディング」モールディン グ時のクランプに必要なインナーリードの平坦性。 寸法 20 秩度が発促されない、製版を2度行なわなければならな い写製造工程が複雑になる、毎問題点が多くある。そし て、インナーリード部分をハーフエッテングにより落く してエッチング加工を行う方法の場合にも、製版を2度 · 行なわなければならず - 製造工程が複雑になるという酢 -題があり、いずれも実用化には、未だ至っていないのが 現状である. (00061

(発明が解決じようとする課題) 一方、半導体装置の多 **囃子化に伴いインナーリードピッテが抜くなる為、半導** キュー) や平坦性 (コブラナリティー) の良し悪しが天 きな問題となってきた。本発明は、このような状況のも と、多端子化に対応でき、且つ、アウターリードの位置。 ズレ(スキュー)や平坦性(コブラナリティー)の問題 にも対応できる半導体装置の歴典をしようとするもので ある.

(0007]

(装理を解決するための手段) 本発明の樹脂対止型半導 体装置は、2 段エッチング加工によりインナーリードの―― されたリードフレームを用いた半耳体装置であって、麻 - 1 - 1 アンドスパースを伝の場合、ライン間隔の地面強張性(4)- 1 - 1 - 209 中学マリーム社会は一根の時代学院教育を引き合理中の場合 インナーリードと、弦インナーリードに一体的に運箱し たリードフレーム素材と同じ厚さの外部回路と技統する ための生状の第子住とを有し、且つ、案子住はインナー リードの外部側においてインナデリードに対して輝み方 向に直交して登けられており、端子柱の先端面に半日等 からなる漢字部を設け、漢字部を封止用出版部から成出___. させ、電子性の外部側の側面を封止用附稿部から露出さ: を確保し、0、165mmピッチ程度の微細なインナー 50 せており、インナーリードは、断面形状が略方形で新し

(()

特制平9-8205

面、第2面、第3面、第4面の4面を有しており、かつ 第1面はリードフレーム素材と同じ厚さの他の部分の一 方の面と同一平面上にあって第2面に向き合っており、 第3面、第4面はインナーリードの内側に向かって凹ん だ形状に形成されていることを特面とするものである。 また、本発明の右線対比型半導体装置は、2段エッチン グ加工によりインナーリードの厚さがリードフレーム業 村の厚さよりも産肉に外形加工されたリードフレームを 用いた当は矢袋園であって、前記リードフレームは、リ ンナーリードに一体的に運結したリードフレーム無材と 同じほさの外部回路と接続するための症状の発子症とそ [育し、旦つ、選子にはインナーリードの外部資において インナーリードに対して厚み方向に直交して設けられて、 おり、添予症の元素の一部を針止用樹脂部から奪出させ て減予部とし、減予性の外部側の側面を封止用樹脂部か ら奪出させており、インナーリードは、新面形状が絡方。 形で第1回、第2回、第3回、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚っい品い。 部分の一方の面と同一平面上にあって第2面に向き合っ 20 り、且つ、ワイヤポンデイングの平坦幅を広くとれる。 ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とするもの である。そして、上記において、半導体素子は。インナー ド) はワイヤにてインナーリードと世気的に結論されて いることを特徴とするものである。また、減リードフレ ームはダイバッドを有し、半導体素子はダイバッド上に 存載、固定されていることを特面とするものであり、弦 リードフレームはダイバッドを持たないもので、半導体 おいて、リードフレームはダイバッドを特にないもの で、半導体景子はインナーリードとともに補強固定用テ ーブにより固定されていることを特徴とするものであ る。また、上記において、半週体素子は、半週体素子の 竜極部 (パッド) 顔の面をインナーリードの第2面に結 設性接着材により固定されており、該半導体第千の電極 郎(バッド)。はウイヤによりインナーリードの第1をご **支気的に結束されていることを特徴とするものである。** ナーリードの第2面に固定され、電気的にインナーリー ことと語のしていてことを特殊を求るものである。2時、上 🖖 🗀 記において、第千柱の元第箇に学田等からなる選予邸を 政け、漢子部を封止用曲指部から奪出させる場合、半田 等からなる漢子類は封止用樹脂部から英出したものが―― **桜的であるが、必ずしも突出する必要はない。また、端** 子논部の外部側の側面を計止用樹脂部から露出させて、 その三葉用いる場合もあるが、対止用樹和部から露出さ れて部分を接着材料を介して保護枠で度っても良い。 [8000]

(作用)本免明の潜程封止型半導体装置は、上記のよう に構成することにより、リードフレームを用いた樹稼計 止型半導体装置において、多端子化に対応でき、且つ、 従来の図13(b)に示す単層リードフレームを無いた 場合のように、アウターリードのフォーミング工程を必 妻としないため、これらの工程に起因して発生していた。 アウターリードのスキューの問題やアウターリードのエ 単位(コープラナリティー)の問題を全く無くすことが できる半耳体装置の提供を可能とするものである。詳し ードフレーム素材よりも薄肉のインナーリードと、返イ 10 くは、2段エッチング加工によりインナーリードの厚さ が素材の厚さよりも富粛に外形加工された。即ち、イン ナーリードを発展に加工された多ピンのリードフレーム を用いることにより、半導体装置の多類子化に対応でき うものとしている。更に、後述する、図11に示す2段 エッンテングにより作業された、リードフレームを用い ることにより、インナーリード部の第2面は平坦性を確 保でき、ワイヤポンデイング性の良いものとしている。 また第1面も平坦面で、第3面、第4面はインナーリー ド劇に凹失であるためインナーリード部は、安定してお [0009]

(実施例)本発研の協設針止型半導体装置の実施例を図 にそって説明する。完ず、実施例1の樹稿對止型半導体 例1の出稿封止型半導体装置の新面図であり、図1 (b)は図1(a)のA1-A2におけるインナーリー -ド部の新面返で、図1 (c) は図1 (a) のB1−B2 における第子住邸の新面図で、図2 (a) は実施例 I'の 歯腸封止型半導体装置の斜視図であり、図2(b) はそ 素子はインナーリードとともに補強用テープにより固定 10 の正面図を、図 2 (c)は下面図を示している。図 1. $^{++}$ されているごとを特徴とするものである。また、上記に $^{++++}$ 図 $^{+++}$ 図 $^{++}$ 1 $^{++}$ 0 は半導体素子 $^{+++}$ $^{++++}$ 11は玄重節(パッド)、120はワイヤ、130はリ ードフレーム、131はインナーリード、131Aaは 第1页, 131Abは第2面, 131Acは第3页, 1 3 1 A d は第 4 面、 1 3 3 は 漢子 色部、 1 3 3 A は 漢子_____ 既、 [338は側面、1335は光湖面、135はダイ パッド、140は対止用当程である。本実施到1の当程 対止型半退体装置においては、図1(a)に示すよう。 に、半導体素子110は、インナーリード間に収まり、 また、上記において、半国体景子は、パンプによりイン 40 且つ、半選体素子は、図l (a) で半導体業子110の 電塩部(バッド)111を上にして、半選体最テ110 の意思感染がリタンととも熱の面とは反対側の菌科でダート イパッド135上に落載され、固定されている。そし て、希極郎(パッド)111はインナーリード131の 第2面131Abにてワイヤ120により、電気的に結 現されている。本英語例1の半導体装置10点と外部回 路との電気的な技術は、選子性133の先端面1335 に及けられた半球状の半日からなる端子部133Aを介 してブリント基版等へ搭載されることにより行われる。

50 尚、実施例1の半年体装度において、必らずしも保護枠

180を設ける必要はなく、図1(d)に示すような保 場際180を設けない構造のままでも良い。

【0010】 実施例1の半導体装置100に使用のリー ドフレーム130は、42%ニッケル=鉄合金を業材と したもので、そして、**図**9(a)に示すような形状をし た。エッチングにより外形加工されたリードフレーム主 30 A を用いたものであり、端子住部133部分や他の 部分の序さより再肉に形成されたインナーリード部13 1 そもつ。ダムバー136は崩煌対止する際のダムとな ろ。尚、図 9 (a) に示すような形状をした、エッチン (0 た。(図 8 (d)) グにより外形加工されたリードフレーム130Aを、本 実範別においては用いたが、インナーリード部131と 湖子住部133以外は最終的に不要なものであるから... 特にこの形状に確定はされない。インナーリード邱13 1の厚さじは40um、インナーリード部131以外の 厚さ t、は 0 . 15mmでリードフレーム素材の板厚の ・ ままである。インナーリード部131以外の板厚は0、 1.5 mmに限らず更に算い0. L 2.5 m ~ 0. 5 0 mm 程度でも良い。また、インナーリードピッチは0.12 るものとしている。インナーリード部131の男2面1 31Abは平塩伏でワイヤボンデイィングし暮い形状と なっており、図4 (b) に示すように、第3両131A C 〒第4面1 3-1 A dはインナーリード側へ凹んだ形状 をしており、第2配131Ab(ワイヤボンディング 面) を挟くしても生度的に強いものとしている。

【0011】本実施例においては、インナーリード13 「の長さが短かく、インナーケードです「部にヨレが発」 生しずらい為、直接図9 (a) に示すような、インナー をエッテング加工にして作製し、これに後述する方法に より半導体素子を搭載して樹起射止している。インナー リード131が長く、インナーリード(31部にヨレを 生じあい場合には、直接図9(a)に示す形状にエッチ - ング加工することは出来ないため。図 9 --(-c-)_(イ). に_ 示すようにインナーリード先編邸を連結部<u>131</u>Bにて 固定した状態にエッテング加工した後、インナーリード 131部を補独テープ 160で固定し (図9 (c)

不受の選結式131Bを除去し、この状態で半導体素子 40 を存載して半導体装置を作品する。 (図9 (c) . . .

【0012】次に本実施例1の樹脂針止型半導体装置の 製造方法を図8に基づいて簡単に説明する。先ず、接述 するエッテング加工にて外形加工された。図9(a)に 示すりードフレーム130Aを、インナーリード131 元端の第2面131Abが図8で上になるようにして用 **登した。(図3(a))・・・**

次いで半導体業子110の電極第111側の面を図るで 上にして、半導体素子をダイパッド135上に搭載、因 SO ンナーリード先端郊形成領域を含むが、後工程におい。

走した。(図8(6))

半週体景子110をダイバッド135に選定した後 海体素子1.1.0の管理部(1.1.1とインナーリード語) 3 1 先端の第2面とをワイヤ 1 2 0 にてポンディング表点 した. (図8 (c))

次いで、通常の封止用樹櫃140で開稿封止を持った 後、不要なリードフレーム130の用稿140面から兵 出している部分をプレスにて切断し、電子柱1J3を形 成するとともに接手住133の側面1338を形成し

図9に示すリードフレーム130Aのダムパー136. フレーム記137年を除去した。この後、リードフレー 4.の選子性の外側の面に半球状の半田からなら考予部(33人を作製して半導体装備を作製した。 (図8 (e))

次いで、保理枠180を接着材190を介して減予性の 側面を覆うように、外周全体に設けた。(図 8.(()) 尚、保護許180は、半導体装置の清強の為と、端子性 の側面が奪出することにより封止用習程と第千度の酸間 mmと扱いビッテで、半導体装置の多名子化に対応でき 20 から水分が入り半導体装置にクラックが入り転換してし まうことがないようにする為に設けたものであるが、必 ずしも必要としない。また、 樹脂による封止は所定の型 を用いて行うが、半導体素デ!10のサイズで、且つ、 ツード・ナレームの考子性の外側の面が若干岩橋から外球 へ突出した状態で封止した。

【0013】本発明の半導体装置に用いられるリードフ レームの登遺方法を以下、図にそって説明する、図11 は、本実を例じの尚紹訂正型半導体装置に用いられたり ードフレームの製造方法を説明するための、インナーリ リード先端がそれぞれ分離された形状のリードフレーム 10 ード先端記を含む要認におけるき工程新面図であり、こ こで作品されるリードフレームを示す平面図である図9 (a)のDI-D2部の断面部における製造工程図であ る。<u>蜀11年、1110はリードフレーム集材、112</u> 0 A、 1 I 2 0 Bはレジストパターン、1 1 3 0 は第一 四部、1150は第二の四部、1170は平坦状面、1 180はエッテング抵抗着を示す。 完ず、42%ニッケ ルー兵合章からなり、厚みが0、15mmのリードフレ デム系オでドアのの両面に一直ケロム酸ガリケムを感光。 耐とした木厚性カゼインレジストを堕布した後、所定の バターン版を用いて、所定形状の第一の開口部I13 | 6. - 第三の第四篇 | 1. (4.0 をもっしゅれ b m カーンデード

20A. 1120Bを形成した。(国1!(a)) 第一の周日弟1130は、後のエッテング加工において リードフレーム素材 L 1 I 0 をこの風口部からベタ状に リードフレーム器材よりも再対し舞丝するためのもの で、レジストの第二の隣口忌し」140は、インナーリー ド元頃部の形状を形成するためのものである。一第一の第一---口貼1130は、少なくともリードフレーム1110の

COLOR BRIGHTS . STATE

新居 古事程

て、テービングの工程や、リードフレームを固定するク ランプ工程で、ベタ状に腐絶され部分的に薄くなった部 分との段差が邪魔になる場合があるので、エッチングを 行うエリアはインナーリード充端の改細加工部分だけに せず大きめにとる必要がある。次いで、底違57°C、 比重48ボーメの塩化第二鉄路板を用いて、スプレー圧 2. 5 kg/cm゚にて、レジストパターンが形成され たリードフレーム素材LLI0の両面をエッチングし、 ベタ状(平坦状)に露題された第一の凹部1150の深 されがリードフレーム部材の約2/3程度に達した時点 10 た。エッチング抵抗層1180とレジスト展(レジスト でエッテングを止めた。(図11(b))

The second second

上記第1回目のエッテングにおいては、リードフレーム 、 業材1110の画面から同時にエッテングを行ったが、 必ずしも両面から同時にエッチングする必要はない。本 実施州のように、第1回目のエッチングにおいてリード フレーム 景材 1 1 1 0 の南面から同時にエッテングする 座由に、両面からエッチングすることにより、及述する 第2回目のエッテング時間を短縮するためで、レジスト パターン9208頃からのみの片面エッチングの場合と タル時間が延迟される。次いで、第一の第日部1130 側の意味された第一の凹部し500にエッチング抵抗層 1180としての耐エッチング性のあるボットメルト型 MR-WB6)で、ダイコータを用いて、独市し、ベタ 状(平坦状)に高絶された第一の凹部1150に埋め込 んだ、レジストパターン1120A上も返エッテング権

78 -- 抗海1 1 8 0 に使布された状態とした。 (図1:1)

- 一0 A 上全面に煙布する必要はないがご第一の凹部115・・ 0 を含む一部にのみ煙布することは難し為に、図11 (c)に示すように、第一の凹部1150とともに、第 一の顏口部1130例全面にエッテング抵抗着1180 を空布した、本実施例で使用したエッテングを示意した。 80は、アルカリ俗料型のワックスであるが、基本的に エッチング役に耐性があり、エッチング時にある程度の · 三条軟性のあるものが、好ましぐ、特に、正記ワックはに 「一庭定されず、TUV硬化型のものでも良い」このようにエ ッテング抵抗着1180をインナーリード先端部の形状 40 といっており、改規加工に有利な加工方法である。本見 を形式するためのパターンが形成された面側の罵籃され 。この第一の問題は150に導力込むことにより、後工制です。 のエッテング時に第一の凹部1150が素色されて大き くならないようにしているとともに、高品組なエッチン グ加工に対しての磁度的な強度協強をしており、スプレ 一圧を高く(2. $5 kg/cm^2$ 以上)とすうことがで き、これによりエッチングが戻さ方向に進行しますくな ろ、この後、第2回日のエッチングを行り、ベタ状(平 坦伏) に露起された第二の凹部1160形成菌側からり

インナーリード元減部131Aを形成した。(図11 (d))

第1回目のエッテング図工にて作製された。 リードフレ 一ム面に平行なエッチング形成面は平坦であるが、この 面を終む2面はインナーリード側にへこんだ凹状であ る。次いで、洗浄、エッチング医式層980の除去、レ ジスト値(レジストパターン1120AL11208) の除三を行い、インナーリード先輩部131Aが激増加 工された図9(a)に示すリードフレーム130Aを待 パターン1120A、11280)の第三は水製化ナト リウム水溶液により溶解器去した。

【0014】上記、図11に示すリードフレームの製造 方柱は、本実施例に用いられる、インナーリード先端部 を薄肉に形成したリードフレームをエッテング加工によ り製造する方法で、特に、図1に示す、インナーリード 先端の第1面131Aaを耳肉部以外の他の部分と同一 面に、第2面131Abと対向させて形成し、且つ、第 3面i3iAc、類4面i3iAdをインナーリードの 比べ、 第1回目エッチングと第2回目エッテングのトー 20 内側に向かって凹んだ形状にするエッチング加工方法で ある。後述する実施例3の半導体装置のようにパンプを 用いて半導体素子をインナーリードの第2面131Ab に存むし、インナーリードと意気的に技統する場合に に形成した方がパンプ技統の森の許容度が大きくなる 為、図12に示すエッテング加工方法が採られる。図1: 2に示すエッテング加工方法は、第1回目のエッチング 工程までは、図11に示す方法と同じであるが、エッチ ング指式層1180を第二の凹部1160側に埋め込ん エッテング抵抗暦 LI80 を、レジストパターンII2 10 だ後、第一の凹端 LI50 例から第2 回目のエッチング を行い、貧適させる点で異なっているご匠びご第1回目……… のエッチングにて、第二阕口部1140からのエッテン グを充分に行っておく、図12に示すエッチング加工方 たによって得られたリードフレームのインナーリード先 選の新面形状は、図 6 (b) に示すように、第 2 面 3 3 ... 1Abがインナーリード側にへこんだ凹状になる。 (0015) 尚、上記図11、図12に示すエッチング

・ 加工方住のように、エッテングを2段階にわけて行うエニ ッテング加工方法を、一般には2段エッテング加工方法 明に用いた図9(よ)に示す、リードフレーム130A の要請においては、2数エッチング加工方法方。バストレーバー、他のロー ン形状を工夫することにより部分的にリードフレームギ 材を薄くしながら外形加工をする方法とが併行して扱う れており、リードフレーム芸材を輝くした部分において は、特に、疎越な加工ができるようにしている。図1 し、図し2に示す、上記の方法においては、インナーリ 一ド先端部131人の急却化加工は、第二の凹部116 0の形状と、最終的に得られるインナーリード先端邸の ードフレーム無材!!LOモエッチングし、賞通させ、 SO 厚さ<u>に左右されるもので、例えば、仮厚</u>にそ50μm

SHIRING. SALESSEE

. . da Blas.

まで薄くすると、図11(e)に示す、平坦幅W1モl O O u m として、インナーリード先端部ピッテゥが O . 15mmまで改細加工可能となる。 板厚 (を30μm煌 皮まで深くし、平坦福W1870μm程度とすると、イ ンナーリード先端部ピッテpが0.12mm程度まで改 **細加工ができるが、披厚し、平坦幅W1のとり方次第で** はインナーリード先導部ピッチpは更に扱いピッチまで 作製が可能となる。ちなみに、インナーリード元禄昻ピ

ッテッを0. 08mm. 板序25μmで平坦福40μm

程度が確保できる。

(0016) このようにエッチング加工にてリードフレ 一厶を作益するほ、インナーリードの長さが短かい場合 等。製造工程でインナーリードのヨレが発生しにくい場 合には、直接図9(a)に示す形状のリードフレームエ ッテング加工にて得るが、インナーリードの長さが長 く、インナーリードにヨレが発生し易い場合には、図9 (c) (イ)に示ように、インナーリード先端部から速 結節131Bを設け、「イジデニリード元者部属」「↓ニッ た形状にして形成したものを得て、半導体装置作製には 不必要な連結部1318モブレス等により切断株会して 図 9 (a) に示す形状を持ろ、尚、前述のように、図 9 (c) (イ)に示すものを切断し、図9(a)に示す形 状にする類には、図9 (c) (ロ) に示すように、選 を使用する。図9 (c) (ロ) の状態で、プレス等によ り運結部131日を切断除去するが、『半異体系子は、テ ープをつけた状態のままで、リードフレームに搭載さ これ、そのまま出版指針止される。一向、「ELL」 ビス はって 切断部分を示すものである。

ドフレームのインナーリード第131の新面形状は、図 L 3 (イ) (a)に示すようになっており、エジチング 平温面131Ab倒の幅WIはほぼ平坦で反対側の面の 「塩w2より苦干大きくくなっており、w1、w2(約1 0 0 д m).. ともこの部分の返席之方向中級の複W よりも........... ... ここの新面図であり... 図 4--(b-)--は図 4--(-a)--の A 3 -- A-----大きくなっている。このようにインリーリード先端部の 何面は広くなった新箇形状であるため、どうじに立し二 いても半導体素子(図示せず)とインナーリード先端部 *1 3 1 A とワイヤ120 A に120 Bによる苗壌でポプ … デイング)がし易いものとなっているが、本業落例の第 40 合はエッテング面側(図13 (ロ) (a)) モポンディ トンジ面としている。 書き、よう1045にエッデンプのエネマー による平坦面、131Aaはリードフレーム無材面、1 21八、1218はめっき話である。エッテング平型状

面がプラビの無い面であるため、図13 (ロ)の (a)

の場合は、斧に痞森(ポンデイング)選性が優れる。図

13(ハ)は図14に示す加工方法にて作品されたリー

ドフレームのインナーリード先編部13318と半導体

素子(図示せず)との結構(ポンディング)を示すもの

の南面は平坦ではあるが、この部分の反應方向の過に出 べ大きくとれない。また両面ともリードフレーム書符至 である為、結果(ポンデイング) 適性は本実施部のニッ チング平坦面より劣る、図13(二)はプレス(コイニ ング)によりインナーリード先達品を寫肉化した後にエ ッチング加工によりインナーリード元歳第1331C、 1331Dを加工したものの、 学達体量子(図示せず) ことの最暮(ポンデイング)を示したものであるが、この 場合はブレス面衝が図に示すように平坦になっていない IC ため、どちらの面を用いて結論(ポンデイング)して も、図(I)(二)の(a)、(b)に示すように始終 (ボンデイング) の際に安定性が悪く品質的にも間距と

なう場合が多い。尚、1331Abにコイニング面であ

12

【0018】次に実施例1の樹霞封止型半導体装置の変 形例を挙げる。図3(a)~図3(e)は、それぞれ。 は実施例上の問題対止型半導体装置の変形例の新面圏で ある。図3(a)に示す変形例の半導体装置は、実施例 1の半導体装置とは、ダイバッド135の位置が異なる もので、ダイバッド部135が外部に乗出している。ダ イバッド部135が外部に貢出していることにより、実 庭所1に比べ、熱の発散性が優れている。 図3(b)に 示す変形的の半導体装置も、ダイバッド気135が外部 本、 無法のため演技テーブ・1·6·0-(ボリイミ-ドテーブ)-----に耳出させているものであり、実施例でに比べ、然の発 党性が受れている。実施例1や図3(a)に示す変形例 とは、半導体素子110の向きが異なり、ワイヤポンデ イング面をリードフレームの第1面に設けている。図3 ···(c) 図3 (d) 図3 (e) に示す変形例は、それ ぞれ実施例1、図3 (a) に示す変形例、図3 (b) に 【0017】本実施例1の半導体装置に用いられたリー 30 示す変形例において、半球状の半日からなる端子部を投 けず、是子柱の面を直接端子部として用いているもので あり、製造工程を開格した構造となっている。 【0019】次ので、実施例2の附指封止型半導体装置。 を挙げる。図4 (a) は実施例2.の出版針止型半導体器 4におけるインナーリード部の断面図で、図4(c) は 図4(a)のB3-B4における第千柱部の新面型であ

う。尚、実施例2の半導体装置の外頭は実施例1とほぼ 一向じとなる為一回は省略した。回3中、2000世半海体 毎度、210は半導体系子、211は電極部(バッ ド)、220はワイヤ、230はリードフレーム、23 1はイプターリード、231名 a 社事1面、237 おり ーゴ は第2面、231Acは第3面、231Adは第4面、 233は湯子庄邸、233Aは端子邸、233Bは頻 面、233Sは上湖面、240は針止用樹脂、270は 浦強固定用テーブある。本共成例2の半導体装置におい ては、リードフレーム230はダイバッドを持たないも ・ので、-半導体第子2-1 0 はインナーリードを3"1 とども に捕獲団定用テープ270により固定されており、半導 であるが、この場合もインナーリード先端部13318 SQ 体質テ210は、半導体素子の電差部(パッド)211

例はワイヤ220により、インナーリード231の第2 面231Abと結構されている。本実施例2の場合も、 実施的1場合と同様に、半選体変置20.0と外部回路と二 の電気的な機能は、端子住233の元名器に設けられた 半球状の半田からなる婦子部233Aを介してブリント 孟板等へ搭載されることにより行われる。

【0020】また、本実施例2の半導体装置は、図10 (a)、10(b)に示す、ダイパッドを持たない、エ ッテングにより外形加工されたリードフレーム230A 程であるが、異なる点は、実施例1の場合には半導体素 子をインナーリードに固定した状態でワイヤボンディン グを行い、崔程封止しているのに対し、本実高例2の場 合には、半導体素子210をインナーリード231とと もに滅佐固定用テープ270上に固定した状態で、ワイ ヤボンデイング工程を行い、樹起封止している点であ う。向、樹沼対止後のプレスによる不妥細分ののペース 子部の形成は、実施所1と同様である。図10 (a) に 示すリードフレーム230Aを得るには、図9(a)に る、町ちに図ってでアーでイがに示すエッテング加工さ れた後のものを切断し、図10 (a) に示す形状にする _ う。この様、図10(c)(ロ)に示すように、選念。 _満<u>徳のため満海テープ260(ポリイミドテープ)</u>を医_____り外形加工された<u>リー</u>とスレ<u>ー</u>ムを用いたものである_ 用する。

【0021】図5(a)~図5(c)は、実施例2の半 選集装置の変形例半導体装置の新面図である。図 5 ---(-a)-に示す変形例半導体装置は、--半導体業子の向きが 図5 (a) で、考集団を有する面を下側にしている点。 - に及けている点で実施例での半導体装置と異なる。図 5 --(o)、図 5 (c)に示す変形例半導体装置は、それぞ れ其施例 2 の半導体装置、図 5 (a) に示す変形例の半 「海体装置において、半時代の半田からなる第千部を設け」 ず、選子柱の面を直接選手部として用いているものであ る。保護枠がなく、端子住233の側面233日を64年 に奪出している為、テスタ等での信号のチェックがし易 いはほとなっている...------

を挙げる。図 6 (a) は実施例 3 の樹脂封止型半高体装 40 スタギでの信号のデエックがし易い構造となっている。 **ほの新面図であり、図6 (b) は図6 (a) のA5-A** 6におけるインナーリード部の断面図でし図6 (c) は 図 6 (a) の B 5 - B 6 における 第子注義の新面図であ る。尚、実施例3の半導体装置の外間も実施例1とほぼ。 同じとなる為、図は省略した。図6中、300は半選抜 装置、310は半導体番子、312はバンブ、330は リードフレーム、331はインナーリード、331Aa _は第1面、3.3 LAもは第2面、3.3 <u>LAとは第</u>3面、<u>。 5. 向、実施例4の単導体装置の外援も実施例</u>1とほぼ 331Adは第4面、333は朔子住邸、333Aは瑞

封止用歯程、350は満強用テープである。本実施例3 の半導体装置においては、半客体点子 3 1:0 は、バンブ 311によりインナーリード331の第2面331A5 に固定され、電気的にインナーリード331と反映して us. 11-F7v-43301±. ⊗10 (a). ⊗10 (b) に示す外形のもので、図11に示すエッチング加 工により作型されたものを用いている。図13 (イ) (b)に示すように、インナーリード331の両面の弩 W I A . W 2 A (約100 μm) ともこの部分の板違さ を用いたもので、その製造方法は実施例1とほぼ向じエ 10 方向中部の編WAよりも大きくなっており、且つ、イン ナーリード331の第2面331Abはインナーリード の内側に向かって凹んだ形状で、第1回331Aaが早 坦であることより、インナーリードの改細化に対応でき るとともに、インナーリード331の第2面331Ab において、学界体景子とパンプにて考気的に接続する原 には、図13(ロ)(b)のように接続がし易いものと している。また、本実第例3の場合も、実施例1や実施 例2の場合と同様に、半導体装置300と外部回路との 電気的な技術は、第千世333先端部に設けられた半球 ポすリードフレーム 1 3 0 A を得た場合と同様にして持 20 状の半白からなる福子部 3 3 A を介してプリント語版 等へは低されることにより行われる。 *** *** 【0023】 実施例3の半導体変置は、実施例1の半導 体装置の場合とは異なり、図12に示すエッチングによ

が、半導体装置自体の作製方法はほぼ同じ工程である。 異なる点は、実施例1の半導体装置の場合には半導体景 子をインナーリードに固定した状態でワイヤポンディン グを行い、出籍対止しているのに対し、-本実施例3の半 感体装置の場合には、半導体素子310をインナーリー およびウイヤボンデイング面をリードフレームの第1面 10 ド331にパンプを介して固定して電気的に接続した状 一系で歯垢対止している点である一尚一層症封止後のブレーー … スによる不美益分の切断、端子部の形成は、実施例1の 半導体装置の場合と間じである。 (0024)図6 (d)は、実施例3の半導体装置の変^一

形例半導体装置の新面図である。図 6. (d) に示す変形 99半導体装置は、実施例3の半導体装置において、半球 状の半田からなる端子部を設けず、端子性の面を直接端 デゴとして用いているものである。。保護枠を無くして端 夏にこの漢子臣333の側面333Bを傾斜させると上 部からチェックし易い構造とすることもできる。 【0025】次いで、実施列4の問題對止型半導体装置。 を挙げる。図7 (a) は実施例4の電船封止型半導体袋 蓮の新面図であり、図7(b)は図7(a)のA7-A

8におけるインナーリード部の断面図で、1976 (c)は 図 6 (a)の 87-88における 端子柱部の 断面図であ 同じとなる為、図は省略した。図7中、400は半選体 子郎、3338は朝面、3338はは上城面、340は、50、装屋、410は半導体業子、411はパッド、430は

バ

7

7

ij

Ø

(9) 15 16 リードフレーム、431はインナーリード、431Aa (図11) 本発明の樹綱対此型学高体装置に用いられる は第1面、431Abは第2面、431Acは第3面、 リードフレームの作製方法を設領するための意 431月日は第4面、433は塔子庄郡、433月は菊 【図12】本発明の樹脂計止型半選体装置に用いられる 子邸. 433Bは劇面. 433Sは上端面. 440は針 リードフレームの作製方法を説明するための慰 止用樹龍、470は絶縁性接着材である。本実苑例の場 (図13)インナーリード元璋第でのワイボンディング 合は、半導体禁デ410のパッド311個の面をインナ の結束状態を示す図 ーリード331の第2面431Abに絶縁性接着材47 (図14)従来のリードフレームのエッテング製造工法 0を介して固定し、パッド411とインナーリード43 を求明するための図 1の第1面431Aaとをワイヤ420にて考気的に意 【図15】樹稿封止型半高体装置及び単層リードフレー 深したものである。使用するリードフレームは実施例3 10 ムの図 等と同じ、図10 (a)、図10 (b) に赤す外頭形状 (許多の意知) のものを使用している。また、本実施外4の場合も、実 100.200.300.400 近例しや実施例2の場合と同様に、半導体装置400と 福封止型半逐体装置 外部回路との電気的な技統は、第子提333先選邦に設 110.210.310.410 けられた学歴状の半田からなる線子部433Aを介して 直达苯二 プリント芸版寺へ搭載されることにより行われる。・ 111. 211. 411 (0026)図7(d)は、実施例4の半導体装度の変 昼(バッド) 形倒半導体装置の新面図である。図 7 (d)に示す変形 3 1 2 例半導体装置は、実施例4の半導体装置におりて、半球 状の半日からなる選子部を設けず、婦子性の面を直接溝(20)1/20、2/20、4/20 テ邸として用いているものである。保護枠を無くして違 イヤ 子柱433の側面433Bを側面に貫出している為。テ 120A. 120B スタ等での信号のチエックがし易い構造となっている。 1+ _(_0_0_2_7_)_____ - L21A-121B-[発明の効果] 本発明の謝潤針止型半導体装置は、上記 고훈캢 のように、リードフレームを用いた樹龍封止量半導体装 130, 230, 330, 430 産において、多端子化に対応でき、且つ、旋来の図13 ードフレーム ----- (b)- に示すアウターリードを持つリードフレームを用 131.231.331.431 いた場合のようにダムバーのカット工程や、ダムバーの ンナーリード **毎げ工程を必要としたい、卸ち、アウターリードのスキー30 - 13 l A a . 2 3 l A a . 3 3 l A a . 4 3 l A a . 第** 寄無とできる半導体装度の提供を可能としている。 ま 131Ab. 231Ab. 331Ab. 431Ab た、QFPやBGAに比べるとバッケージ内部の配当長 2.55 が短かくなるため、「新生容量が小さくなり伝説返返時間 131Ac. 231Ac. 331Ac. 431Ac を短くすることを可能にしている。355.<u>...</u>.. 【図面の簡単な反明】 【図1】 実施例しの樹脂對止型半導体装置の新面図 4 😇 【図2】 実施例1の樹脂對正型半導体装置の幕境図及び 1318 Fat ca ₹ 34 【図3】 実施例1の樹脂対止型半導体装置の変形例の図 40 133、233、333、433

【図4】 実施例2の樹脂計止型半導体装置の新面図 -【図 5】 実施例 2 の単胞対比型半導体を置の変形線の間 【図6】 実施例3の樹脂対止型半導体長度の新面図 【図7】 実施例4の樹脂對止型半導体装量の新面図 (図8) 実施例1の激耀對正型半導体装置の作製工程を 政策するための図 【図9】 本発明の樹脂対止型半導体装置に用いられるリ ードフレームの図 ... _1.40 ...2.40. 340. 440 【図10】本発明の樹脂財企型半導体装置に用いられる

リードフレームの区

THE PARTY OF THE P

新州

.

7

4

131Ad. 231Ad. 331Ad. 431Ad 74 テヒ 1 7 7 4 7 7 7 7 4 , 1 3 7 4 , 4 3 7 4 31 1338, 2338, 3338, 4338 õ 1335. 233S. 333S 433S Ł 77 止用器器

\$6 180


	()	0)	特制平9-8205	
- 17			13	
理學		ードフレーム素材面		
1 9 0	每	1331Ab		
看 材		イニング面	= = = = = = = = = = = = = = = = = = = =	
2 6 0	75	1410		-
強用テーブ		ードフレーム語材	9	
2 7 0	Ħ	1 4 2 0	· _	
生固定 用テープ		オトレジスト	- 7	
3 5 0	র	1430		
往用 テープ		ジストパターン・	L	
4 7 0	¥6 10	1440	_	
操性接着材		ンナーリード	1	
1 1 1 0	9	1510		
, ードフレーム岩材		ードフレーム	y	
1120A. 1120B	L	1511	4	
ジストバターン	•	イバッド	7	
1 1 3 0	系	1512	٠- ٠	
一の隣口部		ンナーリード	7	
1 1 4 0	第	1512A -		
二の角口部		ンナーリード先編型	٦	
1 1 5 0	第 20	1513	7	
- の 凸 新		ウターリード		·
1 1 6 0	弄	1514	. 4	
二の凹部		4.K-		
1 1 7 0	₹	_1_5_t_5		
塩 状面		レーム部 (枠部)		
1 1 8 0	I	1 5 2.0	#	
ッチングは抗滑		英体景子		
1 3 2 0 B . 1 3 2 0 C L 3 2 0 D	··- · 	1-5-2 1		
7 *				
	- න් <u> </u>	1530	- 7	
っき気 <u></u>		- +		
1331B. 1331C. 1331D.	. 1.	1 5 4 0	· ·- · · · • · • • • • • • • • • • • • •	
ンナーリード先導部		止用強倡 :	_	
1331Az		· · · · ·		
			_	


.... - ...


. . .


<u>.</u>

٠.










(2213)



Japanese Patent Laid-Open Publication No. Heisei 9-8205

[TITLE OF THE INVENTION]

RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE

5

10

15

20

25

[CLAIMS]

1. A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular cross-section and having four

15

20

25

surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

2. A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular

cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

3. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein a semiconductor chip is received inward of the inner leads, and electrodes of the semiconductor chip are electrically connected to the inner leads through wires, respectively.

15

5

- 4. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame has a die pad, and the semiconductor chip is mounted onto the die pad.
- 5. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener tape.
- 25 6. The resin-encapsulated semiconductor device as

claimed in claims 1 or 2, wherein the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner leads through wires, respectively.

7. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resinencapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals and resolving problems which are caused in association with position shift and coplanarity of an outer lead.

20

25

5

10

[DESCRIPTION OF THE PRIOR ART]

FIG. 15(a) shows the configuration of a generally known resin-encapsulated semiconductor device (a plastic lead frame package). The shown resin-encapsulated semiconductor device includes a die pad 1511 having a

10

15

20

25

semiconductor chip 1520 mounted thereon, outer leads 1513 to be electrically connected to the associated circuits, inner leads 1512 formed integrally with the outer leads 1513, bonding wires 1530 for electrically connecting the tips of the inner leads 1512 to the bonding pad 1521 of the semiconductor chip 1520, and a resin 1540 encapsulating the semiconductor chip 1520 to protect the semiconductor chip 1520 from external stresses and contaminants. This resinencapsulated semiconductor device, after mounting semiconductor chip 1520 on the bonding pad 1521, manufactured by encapsulating the semiconductor chip 1520 with the resin. In this resin-encapsulated semiconductor device, the number of the inner leads 1512 is equal to that of the bonding pads 1521 of the semiconductor chip 1520. And, FIG. 15(b) shows the configuration of a monolayer lead frame used as an assembly member of the resin-encapsulated semiconductor device shown in FIG. 15a. Such a lead frame includes the bonding pad 1511 for mounting semiconductor chip, the inner leads 1512 to be electrically connected to the semiconductor chip, the outer lead 1513 which is integral with the inner leads 1512 and is to be electrically connected to the associated circuits. also includes dam bars 1514 serving as a dam when encapsulating the semiconductor chip with the resin, and a frame 1515 serving to support the entire lead frame 1510.

5

10

15

20

25

Such a lead frame is formed from a highly conductive metal such as a cobalt, 42 alloy(a 42% Ni-Fe alloy), copper-based alloy by a pressing working process or an etching process. FIG. $15(b)(\Box)$ is a cross-sectional view taken along the line F1-F2 of FIG. 15(b)(7).

Recently, there has been growing demand for the miniaturization and reduction in thickness of resinencapsulated semiconductor device employing lead frames like the lead frame (plastic lead frame package) and the increase of the number of terminals of resin-encapsulated semiconductor package as electronic apparatuses are miniaturized progressively and the degree of the integration of semiconductor device increase progressively. Thus, recent resin-encapsulated semiconductor package, particularly quad plate package(QFPs) and thin quad flat packages (TQFPs) have each a greatly increased number of pins.

Lead frames having inner leads arranged at small pitches among lead frames for semiconductor packages are fabricated by a photolithographic etching process, while lead frames having inner leads arranged at comparatively large pitches among lead frames for semiconductor packages are fabricated by press working. However, lead frames having a large number of fine inner leads to be used for forming semiconductor packages having a large number of

10

15

20

pins are fabricated by subjecting a blank of a thickness on the order of 0.25 mm to an etching process, not a press working.

The etching process for forming a lead frame having fine inner leads will be described hereinafter with reference to FIG. 14. First, a copper alloy or 42 alloy thin sheet of a thickness on the order of 0.25 mm (a lead frame blank 1410) is cleaned perfectly (FIG. 14(a)). Then, a photoresist, such as a water-soluble casein photoresist containing potassium dichromate as a sensitive agent, is spread in photoresist films 1420 over the major surfaces of the thin film as shown in FIG. 14(b).

Then, the photoresist films are exposed, through a mask of a predetermined pattern, to light emitted by a high-pressure mercury lamp, and the thin sheet is immersed in a developer for development to form a patterned photoresist film 1430 as shown in FIG. 14(c). Then, the thin sheet is subjected, when need be, to a hardening process, a washing process and such, and then an etchant containing ferric chloride as a principal component is sprayed against the thin sheet 1010 to etch through portions of the thin sheet 1410 not coated with the patterned photoresist films 1020 so that inner leads of predetermined sizes and shapes are formed as shown in FIG. 14(d).

25

10

15

20

25

Then, the patterned resist films are removed, patterned thin sheet 1410 is washed to complete a lead frame having the inner leads of desired shapes as shown in FIG. 14(e). Predetermined areas of the lead frame thus formed by the etching process are silver-plated. being washed and dried, an adhesive polyimide tape is stuck to the inner leads for fixation, predetermined tab bars are bent, when need be, and the die pad depressed. etching process, the etchant etches the thin sheet in both the direction of the thickness and directions perpendicular to the thickness, which limits the miniaturization of inner lead pitches of lead frames. Since the thin sheet is etched from both the major surfaces as shown in FIG. 14 during the etching process, it is said, when the lead frame has a line-and-space shape, that the smallest possible intervals between the lines are in the range of 50 to 100% of the thickness of the thin sheet. From the viewpoint of forming the outer lead having a sufficient strength, generally, the thickness of the thin sheet must be about 0.125 mm or above. Furthermore, the width of the inner leads must be in the range of 70 to 80 \square m for successful wire bonding. When the etching process as illustrated in FIG. 14 is employed in fabricating a lead frame, a thin sheet of a small thickness in the range of 0.125 to 0.15 $\ensuremath{\text{mm}}$ is used and inner leads are formed by etching so that the

10

15

20

25

fine tips thereof are arranged at a pitch of about $0.165\,$ mm.

However, recent miniature resin-encapsulated semiconductor package requires inner leads arranged at pitches in the range of 0.13 to 0.15 mm, far smaller than 0.165 mm. When a lead frame is fabricated by processing a thin sheet of a reduced thickness, the strength of the outer leads of such a lead frame is not large enough to withstand external forces that may be applied thereto in the subsequent processes including an assembling process and a chip mounting process. Accordingly, there is a limit to the reduction of the thickness of the thin sheet to enable the fabrication of a minute lead frame having fine leads arranged at very small pitches by etching.

An etching method previously proposed to overcome such difficulties subjects a thin sheet to an etching process to form a lead frame after reducing the thickness of portions of the thin sheet corresponding to the inner leads of the lead frame by half etching or pressing to form the fine inner leads by etching without reducing the strength of the outer leads. However, problems arise in accuracy in the subsequent processes when the lead frame is formed by etching after reducing the thickness of the portions corresponding to the inner leads by pressing; for example, the smoothness of the surface of the plated areas

10

20

25

1

is unsatisfactory, the inner leads cannot be formed in a flatness and a dimensional accuracy required to clamp the lead frame accurately for bonding and molding, and a platemaking process must be repeated twice making the lead fabricating process intricate. It is also necessary to repeat a platemaking process twice when the thickness of the portions of the thin sheet corresponding to the inner leads is reduced by half etching before subjecting the thin sheet to an etching process for forming the lead frame, which also makes the lead frame fabricating process intricate. Thus, this previously proposed etching method has not yet been applied to practical lead frame fabricating processes.

15 [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

On the other hand, because a pitch among inner leads is made narrow as the number of terminals is increased, it is considered important to know whether a problem is caused or not in association with position shift or coplanarity of an outer lead when implementing a chip mounting process. Accordingly, the present invention has been made in an effort to solve the problems occurring in the related art, and an object of the present invention is to provide a resin-encapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals

10

15

20

25

and resolving problems which are caused in association with position shift and coplanarity of an outer lead.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

According to one aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead possessing a rectangular cross-section and having four surfaces including a first

10

15

20

25

surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead

10

15

20

25

possessing a rectangular cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, a semiconductor chip is received inward of the inner leads, and electrodes (pads) of the semiconductor chip are electrically connected to the inner leads through wires, respectively. According to another aspect of the present invention, the lead frame has a die pad, and the semiconductor chip is mounted onto the die pad. According to another aspect of the present invention, the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener tape. According to still another aspect of the present invention, the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner leads through wires, respectively. According to yet still

10

15

25

another aspect of the present invention, the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads. In the above descriptions, in the case that the terminal columns have terminal portions which are arranged on top ends of the terminal columns, with the terminal portions made of solders, etc. and exposed to the outside beyond the resin encapsulate, while it is the norm that the terminal portions comprising the solders, etc. are exposed to the outside beyond the resin encapsulate, it is not necessarily required for the terminal portions to be projected beyond the resin encapsulate. Moreover, while it is possible to use the outside surfaces of the terminal columns while they are not encapsulated by the resin encapsulate and they are exposed to the outside, the outside surfaces of the terminal columns which are not encapsulated by the resin encapsulate, can be covered by a protective frame using adhesive, etc.

20 [WORKING FUNCTIONS]

The resin-encapsulated semiconductor device in accordance with the present invention can meet a demand for an increase in the number of terminals. At the same time, in the resin-encapsulated semiconductor device, because the forming process of the outer leads as in the case of using

a mono-layered lead frame shown in FIG. 13(b) is not required, it is possible to provide a semiconductor device in which no problems are caused in association with position shift and colplanarity of the outer leads. More particularly, the use of a multi-pinned lead frame shaped in a manner that inner leads have a thickness less than that of the lead frame blank by a two-step etching process, that is, the inner leads are arranged at a fine pitch, can meet a demand for an increase in the pin number of the semiconductor device. Furthermore, by using the lead frame which is fabricated by a two-step etching process as will be described later with reference to FIG. 1, the second surface of each inner lead has coplanarity, and excellent in wire-bonding property. In addition, since the first surface of the inner lead is also a flat surface and the third and fourth surfaces are depressed toward the inside of the inner lead, the inner leads are stable and coplanarity width upon wire bonding process can enlarged.

20

25

5

10

15

[EMBODIMENTS]

Embodiments of the resin-encapsulated semiconductor device in accordance with the present invention will now be described with reference to the attached drawings. First, a resin-encapsulated semiconductor device in accordance

10

15

20

25

with a first embodiment of the present invention will be described hereinafter with reference to FIGs. 1 and 2. FIG. 1(a) is a cross-sectional view of the encapsulated semiconductor device according to the first embodiment of the present invention. FIG. 1(b) is a crosssectional view of an inner lead taken along the line A1-A2 of FIG. 1(a), and FIG. 1(c) is a cross-sectional view of a terminal column taken along the line B1-B2 of FIG. 1(a). Moreover, FIG. 2(a) is a perspective view of the resinencapsulated semiconductor device according to the first embodiment of the present invention, FIG. 2(b) is a front view of the resin-encapsulated semiconductor device of FIG. 2(a), and FIG. 2(c) is a bottom view of the resinencapsulated semiconductor device of FIG. 2(a). In FIGs. 1 and 2, a drawing reference numeral 100 represents a resinencapsulated semiconductor device, 110 a semiconductor chip, 111 electrodes (pads), 120 wires, 130 a lead frame, 131 inner leads, 131Aa a first surface, 131Ab a second surface, 131Ac a third surface, 131Ad a fourth surface, 133 terminal columns, 133A terminal portions, 133B side surfaces, 133S a top surface, 135 a die pad, and 140 a resin encapsulate.

In the resin-encapsulated semiconductor device according to the first embodiment, as shown in FIG. 1(a), the semiconductor chip 110 is placed inward of the inner

10

15

leads 131. As can be readily seen from FIG. 1(a), the semiconductor chip 110 is mounted on the die pad 135 at one surface thereo: which is opposed to the other surface thereof where the electrodes (pads) 111 of semiconductor chip 110 are arranged. Each electrode (pad) 111 is electrically connected to the second surface 131Ab of the inner lead 131 through the wire 120. The electrical connection between the resin-encapsulated semiconductor device 100 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 100 via the terminal portions 133A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 133A located on the top surfaces 133S of the terminal columns 133, respectively. resin-encapsulated semiconductor device of the first embodiment of the present invention, it is not necessarily required to provide a protective frame 180, and instead, a structure, as shown in FIG. 1(d), in which no protective frame is used can be adopted.

The lead frame 130 used in the semiconductor device 100 according to the first embodiment is made of a 42% nickel-iron alloy. Therefore, the lead frame 130A which has a contour as shown in FIG. 9(a) and is shaped by an etching process, is used as the lead frame 130. The lead frame 130 has inner leads 131 which are shaped to have a

10

15

20

thickness less than that of the terminal columns 133 or other portions. Dam bars 136 serve as a dam when encapsulating the semiconductor chip 110 with a resin. Moreover, although the lead frame 130A which is processed by etching to have the contour as shown in FIG. 9(a) is used in this embodiment, the lead frame is not limited to such a contour because portions except the inner leads 131 and the terminal columns 133 are not necessary. The inner leads 131 have a thickness of 40 \square m whereas the portions of the lead frame 130 other than the inner leads 131 have a thickness of 0.15 mm which corresponds to the thickness of the lead frame blank. The other portions of the lead frame 130 except the inner leads 131 may not have the thickness of 0.15 mm, but have a thickness of 0.125 mm+0.50 mm which is thinner. The tips of the inner leads 131 have a small pitch of 0.12 mm so as to achieve an increase in the number of terminals for semiconductor devices. The second face 131Ab of the inner lead 131 has a substantially flat profile so as to allow an easy wire boding thereon. Also, as shown in FIG. 1(b), because the third and fourth faces 131Ac and 131Ad have a concave shape which is depressed toward the inside of the associated inner lead, a high strength can be obtained even though the second face (wire bonding surface) 131Ab is narrowed.

In the present embodiment, since twisting does not

10

15

occur in the inner leads 131 irrespective of whether the inner leads 131 is long or not. The inner leads having the contour, as shown in FIG. 9(a), in which the tips of the inner leads 131 are separated one from another, are prepared by the etching process, and the inner leads are resin-encapsulated after mounting the semiconductor chip thereon as will be described later. However, where the inner leads 131 are long in their length and have a tendency for the generation of twisting therein, it is impossible to fabricate the lead frame by etching to have the contour as shown in FIG. 9(a). Therefore, after etching the lead frame in a state where the tips of the inner leads are fixed to the connecting portion 131B as shown in FIG. 9(c)(1), the inner leads 131 are fixed with the reinforcing tape 160 as shown in FIG. $9(c)(\square)$. the connecting portions 131B which are not necessary in the fabrication of the resin-encapsulated semiconductor device are removed by a press as shown in FIG. 9(c)(//), and a semiconductor device is then mounted on the lead frame.

Hereinafter, a method for the fabrication of the resin-encapsulated semiconductor device will now be described with reference to FIG. 8. First, the lead frame 130A, as shown in FIG. 9(a), which is shaped by the etching process as will be described later, is prepared such that the second surfaces 131Ab of the inner leads 131 are

10

15

20

25

directed upward (FIG. 8(a)).

Then, the semiconductor chip 110 is mounted onto the die pad 135 such that the surfaces of the semiconductor chip 110 on which the electrodes 111 are arranged, are directed upward (FIG. 8(b)).

Next, after the semiconductor chip 110 is fastened onto the die pad 135, the electrodes 111 of the semiconductor chip 110 and the second surfaces 131Ab of the inner leads 131 are bonded with each other using wires 120 (FIG. 8(c)).

Subsequently, encapsulation is carried out with the conventional resin encapsulate 140. Thereafter, unnecessary portions of the lead frame 130 which are protruded from the resin encapsulate 140 are cut by a press to form terminal columns 133 and also the side surfaces 133B of the terminal columns 133 (FIG. 8(d)).

Then, the dam bars 136, the frame portions 137, etc. of the lead frame 130A as shown in FIG. 9 are removed. Next, the terminal portions 133A each made of the semispherical solder are arranged on the outer surface of each terminal column 133 to fabricate a resin-encapsulated semiconductor device (FIG. 8(e)).

Thereafter, the protective frame 180 is arranged by means of adhesive around an entire outer surface of the resultant structure in such a manner that the side surfaces

10

15

20

25

of the terminal columns 133 are covered thereby (FIG. 8(f)). At this time, the protective frame 180 functions to reinforce the semiconductor device. In other words, the protective frame 180 serves to prevent moisture from leaking into a gap between the resin encapsulate and the terminal columns due to the fact that the side surfaces of the terminal columns are exposed to the outside, whereby a crack is not formed in the semiconductor device and the breakage of the semiconductor device is avoided. persons skilled in the art will readily appreciate that it is not necessarily required to provide the protective frame 180. Also, when such an encapsulating process by the resin is carried out using a desired mold, the encapsulating process is implemented in a state wherein the outer side surfaces of the terminal columns of the lead frame are somewhat protruded out of the resin encapsulate.

A method for etching the lead frame of the first embodiment will now be described in conjunction with the attached drawings. FIG. 11 is of cross-sectional views respectively illustrating sequential steps of the etching process for the lead frame of the first embodiment. In particular, the cross-sectional views of FIG. 1 correspond to a cross section taken along the line D1-D2 of FIG. 9(a). In FIG. 11, the reference numeral 1110 denotes a lead frame blank, 1120A and 1120B resist patterns, 1130 first opening,

10

15

20

25

1140 second openings, 1150 first concave portions, 1160 second concave portions, 1170 flat surfaces, and 1180 an etch-resistant layer. First, a water-soluble casein resist using potassium dichromate as a sensitive agent is coated over both surfaces of the lead frame blank 1110 made of a 42% nickel-iron alloy and having a thickness of about 0.15 mm. Using desired pattern plates, the resist films are patterned to form resist patterns 1120A and 1120B having first opening 1130 and second openings 1140, respectively (FIG. 11(a)).

The first opening 1130 is adapted to etch the lead frame blank 1110 to have a flat etched bottom surface to a thickness smaller than that of the lead frame blank 1110 in a subsequent process. The second openings 1140 are adapted to form desired shapes of tips of inner leads. Although the first opening 1130 includes at least an area forming the tips of the inner leads 1110, a topology generated by partially thinned portion by etching in a subsequent process can cause hindrance in a taping process or a clamping process for fixing the lead frame. Thus, an area to be etched needs to be large without being limited to fine portions of the tips of the inner leads. Thereafter, both surfaces of the lead frame blank 1110 formed with the resist patterns are etched using a 48 Be' ferric chloride solution of a temperature of 57°C at a spray pressure of

10

15

20

25

2.5 kg/cm². The etching process is terminated at the point of time when first recesses 1150 etched to have a flat etched bottom surface have a depth h corresponding to 2/3 of the thickness of the lead frame blank (FIG. 11(b)).

Although both surfaces of the lead frame blank 1110 are simultaneously etched in the primary etching process, it is not necessary to simultaneously etch both surfaces of the lead frame blank 1110. The reason why both surfaces of the lead frame blank 1110 are simultaneously etched, as in this embodiment, is to reduce the etching time taken in a secondary etching process as will be described later. total time taken for the primary and secondary etching processes is less than that taken in the case of etching of only one surface of the lead frame blank on which the resist pattern 1120B is formed. Subsequently, the surface provided with the first recesses 1150 respectively etched at the first opening 1130 is entirely coated with an etch-resistant hot-melt wax (acidic wax type MR-WB6, The Incted Inc.) by a die coater to form an etch-resistant layer 1180 so as to fill up the first recesses 1150 and to cover the resist pattern 1120A (FIG. 11(c)).

It is not necessary to coat the etch-resistant layer 1180 over the entire portion of the surface provided with the resist pattern 1120A. However, it is preferred that the etch-resistant layer 1180 be coated over the entire

15

20

25

portion of the surface formed with the first recesses 1150 and first opening 1130, as shown in FIG. 11(c), because it is difficult to coat the etch-resistant layer 1180 only on the surface portion including the first recesses 1150. Although the etch-resistant layer 1180 wax employed in this 5 embodiment is an alkali-soluble wax, any suitable wax resistant to the etching action of the etchant solution and remaining somewhat soft during etching may be used. A wax for forming the etch-resistant layer 1180 is not limited to the above-mentioned wax, but may be a wax of a UV-setting type. Since each first recess 1150 etched by the primary etching process at the surface formed with the pattern adapted to form a desired shape of the inner lead tip is filled up with the etch-resistant layer 1180, it is not further etched in the following secondary etching process. The etch-resistant layer 1180 also enhances the mechanical strength of the lead frame blank for the second etching process, thereby enabling the second etching process to be conducted while keeping a high accuracy. It is also possible to enable a second etchant solution to be sprayed at an increased spraying pressure, for example, 2.5 kg/cm^2 or above, in the secondary etching process. The increased spraying pressure promotes the progress of etching in the direction of the thickness of the lead frame blank in the secondary etching process. Then, the lead frame blank is

10

15

20

25

subjected to a secondary etching process. In this secondary etching process, the lead frame blank 1110 is etched at its surface formed with first recesses 1150 having a flat etched bottom surface, to completely perforate the second recesses 1160, thereby forming the tips of inner leads 131A (FIG. 11(d)).

The bottom surface 1170 of each recess formed by the primary etching process is flat. However, both side surfaces of each recess positioned at opposite sides of the bottom surface 1170 have a concave shape depressed toward the inside of the inner lead. Then, the lead frame blank is cleaned. After completion of the cleaning process, the etch-resistant layer 1180, and resist films (resist patterns 1120A and 1120B) are sequentially removed. Thus, a lead frame 130A having a structure of FIG. 9(a) is obtained in which tips of the inner leads 131A are arranged at a fine pitch. The removal of the etch-resistant layer 1180 and resist films (resist patterns 1120A and 1120B) is achieved using a sodium hydroxide solution serving to dissolve them.

The processes for manufacturing the lead frame as shown in FIG. 11, is to form by means of etching the lead frame having the tips of the inner leads used in this embodiment of the present invention, which have a thickness less than that of the lead frame. Especially, the first

10

15

20

25

surfaces 131Aa of the tips of the inner leads as shown in FIG. 1, are flushed with one surfaces of remaining portions of the inner leads having the same thickness with the lead frame while being opposed to the second surfaces 131Ab, and the third and fourth surfaces are formed to have a concave shape which is depressed toward the inside of the inner leads. Where a semiconductor chip is mounted on the second surfaces 131Ab of the inner leads by means of bumps for an electrical connection therebetween, as in a semiconductor device according to a third embodiment as will be described hereinafter, an increased tolerance for the connection by bumps is obtained when the second surface 131Ab has a concave shape depressed toward the inside of the inner To this end, an etching method shown in FIG. 12 is adopted in this case. The etching method shown in FIG. 12 is the same as that of FIG. 11 in association with its primary etching process. After completion of the primary etching process, the etching method is conducted in a manner different from that of the etching method of FIG. 11 in that the second etching process is conduced at the side of the first recesses 1150 after filling up the second recesses 1160 by the etch-resist layer 1180, thereby completely perforating the second recesses 1160. time, by implementing the primary etching process, etching at the side of the second openings 1140 is performed in a

10

15

20

25

sufficient manner. The cross section of each inner lead, including its tip, formed in accordance with the etching method of FIG. 12, has a concave shape depressed toward the inside of the inner lead at the second surface 131Ab, as shown in FIG. 6(b).

The etching method in which the etching process is conducted at two separate steps, respectively, as in that of FIGs. 11 and 12, is generally called a "two-step etching method". This etching method is advantageous in that a desired fineness can be obtained. The etching method used to fabricate the lead frame 130A of the first embodiment shown in FIG. 9 involves the two-step etching method and the method for forming a desired shape of each lead frame portion while reducing the thickness of each pattern formed. In particular, the etching method makes it possible to achieve a desired fineness. In accordance with the method illustrated in FIGs. 11 and 12, the fineness of the tip of each inner lead 131A formed by this method is dependent on the shape of the second recesses 1160 and the thickness t of the inner lead tip which is finally obtained. For example, where the blank has a thickness t reduced to 50 \square m, the inner leads can have a fineness corresponding to a lead width W1 of 100 \square m and a tip pitch p of 0.15 mm, as shown in FIG. 11(e). In the case of using a small blank thickness t of about 30 \square m and a lead

width W1 of 70 \square m, it is possible to form inner leads having a fineness corresponding to an inner lead pitch p of 0.12 .nm. Of course, it may be possible to form inner leads having a further reduced tip pitch by adjusting the blank thickness t and the lead width W1. That is to say, an inner lead tip pitch p up to 0.08 mm, a blank thickness up to 25 \square m, and a lead width W1 up to 40 \square m can be obtained.

In the case where twisting of the inner leads does not 10 occur in the fabricating process, as in the case where the inner leads are short in their length, a lead frame illustrated in FIG. 9(a) can be directly obtained. However, where the inner leads are long in length as compared to those of the first embodiment, the inner leads have tendency for the generation of twisting. Thus, in this 15 case, the lead frame is obtained by etching in a state where the tips of the inner leads are bound to each other by a connecting member 131B as shown in FIG. 9(c)(1). Then, the connecting member 131B which is not necessary for the fabrication of a semiconductor package is cut off by 20 means of a press to obtain a lead frame shaped as shown in FIG. 9(a).

Moreover, as described above, where unnecessary portions in a structure shown in FIG. 9(c)(1) are cut to obtain the lead frame having the contour shown in FIG.

25

9(a), a reinforcing tape 160 (a polyimide tape) is generally used, as shown in FIG. 9(c)(/\). While the connecting member 131B is cut off by means of a press to obtain the contour shown in FIG. 9(c)(\sqrt{\textstyle{\tex

10 The tip of the inner lead 131 of the lead frame used in the semiconductor device of this first embodiment has a cross-sectional shape as shown in FIG. 13(Υ)(a). The tip 131A has an etched flat surface (second surface) 131Ab which is substantially flat and therefore has a width W1 slightly greater than the width W2 of an opposite surface. 15 The widths W1 and W2 (about 1000 \square m) are more than the width W at the central portion of the tips when viewed in the direction of the inner lead thickness. Thus, the tip of the inner lead has a cross-sectional shape having opposite wide surfaces. To this end, although either of 20 the opposite surfaces of the tip 131A can be easily electrically connected to a semiconductor device shown) by a wire 120A or 120B, this embodiment illustrates the use of the etched flat surface for wire-bonding as shown in FIG. 13(\square)(a). In FIG. 13, a reference numeral 25

10

15

20

25

131Ab depicts an etched flat surface, 131Aa a surface of a lead frame blank, and 121A and 121B, respectively, a plated portion. In the case of FIG. $13(\Box)(a)$, there has particularly excellent in wire-bonding property, because the etched flat surface does not have roughness. FIG. $13(\mbox{\ensuremath{\mbox{\wedge}}})$ shows that the tip 1331B of the inner lead of the lead frame fabricated according to the process illustrated in FIG. 14 is wire-bonded to a semiconductor device. this case, however, both the opposite surfaces of the tip 1331B of the inner lead are flat, but have a width smaller than that in a direction of the inner lead thickness. addition to this, as both the opposite surfaces of the tip 1331B is formed of surfaces of the lead frame blank, these surfaces have an inferior wire-bonding property as compared to that of the etched flat surface of this first embodiment. FIG. 13(-) shows that the inner lead tip 1331C or 1331D, obtained by thinning in its thickness by a means of a press (coining) and then by etching, is wirebonded to a semiconductor device (not shown). In this case, however, a pressed surface of the inner lead tip is not flat as shown FIG. 13(-1). Thus, the wire-bonding on either of the opposite surfaces as shown in FIG. $13(\Xi)(a)$ or FIG. 13(-) (b) often results in an insufficient wirebonding stability and a problematic quality. The drawing reference numeral 1331Ab represents a coining surface.

10

15

20

25

modified example of the resin-encapsulated semiconductor device in accordance with the first embodiment of the present invention will described hereinafter. FIGs. 3(a) through 3(e) are cross-sectional views of the modified example of the resin-encapsulated semiconductor device in accordance with the first embodiment of the present invention. The semiconductor device of the modified example as shown in FIG. 3(a), is different from that of the first embodiment in that a position of the die pad 135 is changed, that is, the die pad 135 is exposed to the outside. By the fact that the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Also, in the semiconductor device of the modified example as shown in FIG. 3(b), because the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Unlike the first embodiment or the modified example as shown in FIG. 3(a), in the present modified example as shown in FIG. 3(b), because a direction of the semiconductor device 110 is changed, the first surfaces of the lead frame established as the wire bonding surfaces. The modified examples as shown in FIGs. 3(c), 3(d) and 3(e), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the first embodiment, the modified

20

25

example as shown in FIG. 3(a) and the modified example as shown in FIG. 3(b), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions, whereby an entire manufacturing procedure can be simplified.

Next, a resin-encapsulated semiconductor device in accordance with a second embodiment of the present invention will be described. FIG. 4(a) is a crosssectional view of the resin-encapsulated semiconductor 10 device in accordance with the second embodiment of the present invention, FIG. 4(b) is a cross-sectional view illustrating inner leads, taken along the line A3-A4 of FIG. 4(a), and FIG. 4(c) is a cross-sectional view illustrating a terminal column, taken along the line B3-B4 15 of FIG. 4(a). Because an outer appearance of semiconductor device of the second embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 3, the drawing reference numeral 200 represents a semiconductor device, 210 a semiconductor chip, 211 electrodes (pads), 220 wires, 230 a lead frame, 231 inner leads, 231Ab a second surface, 231Ac a third surface, 231Ad a fourth surface, 233 terminal columns, 233A terminal portions, 233B side surfaces, 233S surfaces, 240 a resin encapsulate, and 270 top reinforcing fastener tape. In the semiconductor device of

10

15

20

25

this second embodiment, the lead frame 230 does not have a die pad, the semiconductor chip 210 is fastened to the inner leads 231 by the reinforcing fastener tape 270, and the semiconductor chip 210 is electrically connected at its electrodes (pads) 211 to the second surfaces 231Ab of the inner leads 231 by wires 220. Also, in the case of this second embodiment, similarly to the first embodiment, the electrical connection between the resin-encapsulated semiconductor device 200 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 200 via the terminal portions 233A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 233A located on the top surfaces 233S of the terminal columns 233, respectively.

In addition, the semiconductor device of this second embodiment does not have a die pad as shown in FIGs. 10(a) and 10(b). The manufacturing method of the semiconductor device of this embodiment using the lead frame 230A which is shaped by the etching process is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of the second embodiment, the wire

10

15

20

25

bonding process and resin encapsulating process performed in a state wherein the semiconductor chip 210 is fastened together with the inner leads 231 by the reinforcing fastener tape 270. Also, the cutting process for the unnecessary portions and the terminal portion forming process after resin encapsulating process implemented in the same way as the first embodiment. The lead frame 230 as shown in FIG. 10(a) is obtained in the same manner by which the lead frame 130A as shown in FIG. 9(a) is obtained. In other words, by cutting the resultant structure obtained after etching the structure as shown in FIG. 10(c)(1), the contour as shown in FIG. 10(a) is At this time, the conventional reinforcing fastener tape 260 (the polyimide tape) as shown in FIG. $10(c)(\Box)$, which performs a reinforcing function is used.

FIG. 5(a) through 5(c) are cross-sectional views illustrating modified examples of the semiconductor device of the second embodiment. The semiconductor device as shown in FIG. 5(a) is different from the semiconductor device of the second embodiment, in that the surface of the semiconductor chip thereof which has the electrodes is directed downward. The modified examples as shown in FIGs. 5(b) and 5(c), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the second embodiment and the modified example as shown in FIG.

20

25

5(a), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions. In these ε amples, because a protective frame is not used and the side surfaces 233B of the terminal columns 233 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

Hereinafter, a resin-encapsulated semiconductor device in accordance with a third embodiment of the present invention will be described. FIG. 6(a) is a cross-10 sectional view of the resin-encapsulated semiconductor device of the third embodiment, FIG. 6(b) is a crosssectional view illustrating inner leads, taken along the line A5-A6 of FIG. 6(a), and FIG. 6(c) is a cross-sectional view illustrating a terminal column, taken along the line 15 B5-B6 of FIG. 6(b). Because an outer appearance of the semiconductor device of the this third embodiment is substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 6, the drawing reference numeral 300 represents a semiconductor device, 310 a semiconductor chip, 312 bumps, 330 a lead frame, 331 inner leads, 331Aa a first surface, 331Ab a second surface, 331Ac a third surface, 331Ad a fourth surface, 333 terminal columns, 333A terminal portions, 333B side surfaces, 333S top surfaces, 340 a resin encapsulate, and 350 a

10

15

20

25

reinforcing fastener tape. In the semiconductor device of this third embodiment, the semiconductor chip 310 fastened to the second surfaces 331Ab of the inner leads 331 by the bumps 311 thereby to be electrically connected to the second surfaces 331Ab. The lead frame 330 has a contour as shown in FIGs. 10(a) and 10(b), which is formed by the etching process of FIG. 11. As shown in FIG. 13($\mathbf{1}$)(b), both widths W1A and W2A (about 100 \square m) at top and bottom ends of the inner leads 331 are larger than a width WA at a center portion in a thickness-wise direction. Due to the fact that the second surfaces 331Ab of the inner leads 331 is depressed toward the inside of the inner leads and the first surfaces 331Aa are flat, a desired fineness can be obtained. Also, when the second surfaces 331Ab of the inner leads 331 are electrically connected to the semiconductor chip via bumps, easy connection can be accomplished as shown in FIG. 13(\square)(b). Further, in the case of this third embodiment, as in the case of the first and second embodiments, the electrical connection between the resin-encapsulated semiconductor device 300 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 300 via the terminal portions 333A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 333A located on the top surfaces of the terminal

10

15

20

25

columns 333, respectively.

In addition, unlike the semiconductor device of the first embodiment, the semiconductor device of this third embodiment uses a lead frame which is shaped by the etching process as shown in FIG. 12. However, the manufacturing method of the semiconductor device of this embodiment is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of this third embodiment, the wire bonding process and encapsulating process are performed in a state wherein the semiconductor chip 310 is fastened to the inner leads 331 via the bumps. Also, the cutting process for the unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment.

FIG. 6(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the third embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 6(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal

portions. Because the protective frame is not used and the side surfaces 333B of the terminal columns 333 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

5 Hereinafter, a resin-encapșulated semiconductor device in accordance with a fourth embodiment of the present invention will be described. FIG. 7(a) is a crosssectional view of the resin-encapsulated semiconductor device of the fourth embodiment, FIG. 7(b) is a crosssectional view illustrating inner leads, taken along the 10 line A7-A8 of FIG. 7(a), and FIG. 7(c) is a cross-sectional view illustrating a terminal column, taken along the line B7-B8 of FIG. 7(b). Because an outer appearance of the semiconductor device of the this fourth embodiment is substantially the same as that of the first embodiment, it 15 is not illustrated in the drawings. In FIG. 7, the drawing reference numeral 400 represents a semiconductor device, 410 a semiconductor chip, 411 pads, 430 a lead frame, 431 inner leads, 431Aa a first surface, 431Ab a second surface, 431Ac a third surface, 431Ad a fourth surface, 433 terminal 20 columns, 433A terminal portions, 433B side surfaces, 433S top surfaces, 440 a resin encapsulate, and 470 insulating adhesive. In the semiconductor device of this fourth embodiment, one surface of the semiconductor chip 410 on 25 which the pads 411 are disposed is fastened to the second

10

15

20

25

surfaces 431Ab of the inner leads 431 by the insulating adhesive 470, and the pads 411 and the first surfaces 431Aa of the inner leads 431 are electrically connected with each other by wires 420. The semiconductor device of this fourth embodiment uses the same lead frame which is used in the third embodiment, which has the contour as shown in FIG. 10(a) and 10(b). Also, in the case of this fourth embodiment, as in the case of the first and second embodiments, the electrical connection between the resinencapsulated semiconductor device 400 of this embodiment and an external circuit is achieved by mounting the resinencapsulated semiconductor device 400 via the terminal portions 433A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 433A located on the top surfaces of the terminal columns 433, respectively.

FIG. 7(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the fourth embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 7(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal portions. Because the protective frame is not used and the side surfaces 433B of the terminal columns 433

are exposed to the outside, a checking operation by a test, etc. can be easily performed.

[EFFECTS OF THE INVENTION]

5 The present invention provides a resin-encapsulated semiconductor device employing the above-mentioned lead frame, which is capable of meeting a demand for the increased terminal number. Furthermore, the resinencapsulated semiconductor device in accordance with this 10 invention does not require a process of cutting or bending the dam bars as in the case of using a lead frame having outer leads as shown in FIG. 13(b). As a result of this, the resin-encapsulated semiconductor device does not have a problem in that the outer leads are bent, or a problem associated with coplanarity. In addition to these 15 advantages, the resin-encapsulated semiconductor device has a shortened interconnection length as compared to the QTP or the BGA, whereby the semiconductor device can be reduced in a parasitic capacity, and shortened in a transfer delay 20 time.

591543 v1